詳細課程鏈接：https://www.ictc.org.cn/article/31  
   
  
   
高速串行鏈路設(shè)計技術(shù)（SERDES）  
   
High-Speed Serial Links Circuit Design Techniques  
   
2017年8月14日-8月15日  |  上海  
   
為什么參加   
   
本課程概述了與有線通信系統(tǒng)中使用的高速I / O收發(fā)器相關(guān)的電路設(shè)計技術(shù)。課程的第一部分將簡要介紹電互連通道損耗的主要來源，如皮膚效應、介電損耗以及由阻抗不連續(xù)性引起的反射，然后介紹高速串行I / O發(fā)射器和接收器的電路實現(xiàn)。接下來討論關(guān)于均衡器拓撲的關(guān)鍵電路細節(jié)，包括有限脈沖響應（FIR）濾波器，連續(xù)時間線性均衡器（CTLE）和判決反饋均衡器（DFE）。隨后講述嵌入式時鐘（CDR-based）和前向時鐘系統(tǒng)的高性能時鐘電路。本教程總結(jié)了當前/未來的I / O研究方向和光學I / O的介紹。  
   
This course provides an overview of circuit design techniques relevant to high-speed I/O transceivers used in wireline communication systems. The first part of the course will provide a brief overview of the dominant sources of electrical interconnect channel losses, such as skin effect, dielectric loss, and reflections due to impedance discontinuities. Next, circuit implementations of high-speed serial I/O transmitters and receivers are covered. This follows with a discussion on key circuit details of common equalizer topologies, including finite-impulse-response (FIR) filters, continuous-time linear equalizers (CTLE), and decision-feedback equalizers (DFE). High-performance clocking circuitry both for embedded-clock (CDR-based) and forwarded-clock systems are then presented. The tutorial concludes with a brief discussion of current/future I/O research directions and an introduction to optical I/O.  
誰應該參加  
   
參加本課程需要具備基本的模擬電路知識，對SERDES感興趣的設(shè)計工程師，設(shè)計經(jīng)理，在校的高年級本科生、研究生等。   
   
Advanced undergraduate or graduate students and practicing engineers who wish to develop a solid knowledge of SERDES. A basic understanding of analog circuits is assumed.  
   
主辦單位   
   
上海林恩信息咨詢有限公司  
上海集成電路技術(shù)與產(chǎn)業(yè)促進中心  
   
課程安排   
課程時間：2017年8月14日—8月15日 （2天）  
報到注冊時間：2017年8月14日， 上午8:30-9:00   
課程地點：上海集成電路技術(shù)與產(chǎn)業(yè)促進中心（上海市浦東新區(qū)張東路1388號21幢）  
   
   
課程具體安排   
   
第一天： 8月14日（星期一）  
   
1、 Electrical Channel Properties and Modeling Techniques  
電通道屬性和建模技術(shù)  
2、 High-Speed Transmitter and Receiver Circuit Design  
高速發(fā)射機和接收機電路設(shè)計  
3、 Equalizer Techniques and Circuit Design（part1）  
均衡器技術(shù)與電路設(shè)計（上部）  
   
第二天： 8月15日（星期二）  
   
4、 Equalizer Techniques and Circuit Design（part2）  
均衡器技術(shù)與電路設(shè)計（下部）  
5、 Clocking Architectures and Circuit Design  
時鐘架構(gòu)和電路設(shè)計  
6、 Future Trends/Research Directions  
未來趨勢/研究方向  
   
教授簡介：  
   
Samuel Palermo 教授  
   
   
     
IEEE會員  
2013年NSF-CAREER獎  
IEEE CASS理事會任職（2011-2012）  
IEEE固態(tài)電路學會的杰出講師  
2009年ISSCC 杰出技術(shù)方向論文獎  
2014年中西部電路與系統(tǒng)研討會最佳學生論文獎  
2016年達拉斯電路系統(tǒng)學會的最佳學生論文獎  
Intel，Hillsboro，OR從事高速光電I / O架構(gòu)的研究（2006-2008）  
IEEE Transactions on Circuits and System – II副主編（2011-2015）  
     
Samuel Palermo 分別于1997年和1999年在德州農(nóng)工大學獲得電氣工程學士和碩士學位，2007獲得斯坦福大學電氣工程博士學位。  
1999年至2000年，他與德州儀器（TI）合作，負責設(shè)計高速串行數(shù)據(jù)通信的混合信號集成電路。從2006年到2008年，他曾在Intel，Hillsboro，OR從事高速光電I / O架構(gòu)的研究。2009年，他加入德州農(nóng)工大學電氣與計算機工程系，現(xiàn)任副教授。他的研究興趣包括高速電氣和光互連架構(gòu)，高性能時鐘電路和集成傳感器系統(tǒng)。  
Palermo博士獲得了2013年NSF-CAREER獎，他是Eta Kappa Nu和IEEE的會員。他曾在2011年至2015年期間擔任IEEE Transactions on Circuits and System – II副主編，并于2011年至2012年在IEEE CASS理事會任職。他目前是IEEE固態(tài)電路學會的杰出講師。他曾獲得2009年ISSCC 杰出技術(shù)方向論文獎，2014年中西部電路與系統(tǒng)研討會最佳學生論文獎，以及2016年達拉斯電路系統(tǒng)學會的最佳學生論文獎，2014年獲得德州農(nóng)工大學電氣與計算機工程系杰出教授獎，2015年獲得工程學院獎學金。 返回小木蟲查看更多